Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/004138

International filing date: 03 March 2005 (03.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: US

Number: 60/553429


Filing date: 16 March 2004 (16.03.2004)

Date of receipt at the International Bureau: 14 April 2005 (14.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)





23. 3. 2005

MARA CORRARY

<u>TO ALL TO WHOM THIESE: PRESENTS SHALL COME:</u>

UNITED STATES DEPARTMENT OF COMMERCE

United States Patent and Trademark Office

February 04, 2005

THIS IS TO CERTIFY THAT ANNEXED HERETO IS A TRUE COPY FROM THE RECORDS OF THE UNITED STATES PATENT AND TRADEMARK OFFICE OF THOSE PAPERS OF THE BELOW IDENTIFIED PATENT APPLICATION THAT MET THE REQUIREMENTS TO BE GRANTED A FILING DATE UNDER 35 USC 111.

APPLICATION NUMBER: 60/553,429

FILING DATE: March 16, 2004

By Authority of the

COMMISSIONER OF PATENTS AND TRADEMARKS

P. SWAIN

Certifying Officer

PROVISIONAL APPLICATION FOR PATENT COVER SHEET

This is a request for filing a PROVISIONAL APPLICATION FOR PATENT under 37 CFR 1.53(c).

INVENTOR(S)		20%	
Given Name (first and middle [if any])	. Family Name or Surname	Reside (City and either State of	
lasato KOBAYAKAWA		Chiba	Japan
ideki TOMOZAWA		Chiba	Japan
isayuki MIKI		Ichihara	Japan
Additional inventors are being named on theseparately numbered sheet(s) attached hereto			
TITLE OF THE INVENTION (500 characters max)			
GALLIUM NITRIDE-BASED SEMICONDUCTOR DEVICE			
CORRESPONDENCE ADDRESS Direct all correspondence to the address for SUGHRUE MION, PLLC filed under the Customer Number listed below: WASHINGTON OFFICE 23373 CUSTOMER NUMBER			
ENCLOSED APPLICATION PARTS (check all that apply)			
Specification (Japanese Language) Number of Pages Drawing(s) Number of Sheets	8 ☐ CD(s), Num 2 ☐ Other (speci		-
Application Data Sheet. See 37 CFR	· · · · · · · · · · · · · · · · · · ·	*3)	
ETHOD OF PAYMENT OF FILING FEES FOR THIS PROVISIONAL APPLICATION FOR PATENT			
☐ Applicant claims small entity status. See 37 CFR 1.27.			
A check or money order is enclosed to cover the Provisional filing fees. The USPTO is directed and authorized to charge all required fees, except for the Issue Fee and the Publication Fee, to Deposit Account No. 19-4880. Please also credit any overpayments to said Deposit Account. The USPTO is hereby authorized to charge the Provisional filing fees to our Deposit Account No. 19-4880. The USPTO is directed and authorized to charge all required fees, except for the Issue Fee and the Publication Fee, to Deposit Account No. 19-4880. Please also credit any overpayments to said Deposit Account.		Fee, to Deposit Account	FILING FEE AMOUNT (\$)
		\$160.00	
he invention was made by an agency of the United States Government or under a contract with an agency of the United States Government. No. Yes, the name of the U.S. Government agency and the Government contract number are:			
espectfully submitted,			
IGNATURE		DATE March 16, 2004	
YPED or PRINTED NAME Abraham J. Rosner		REGISTRATION NO. 33,276	
ELEPHONE NO. (202) 293-7060		DOCKET NO. P80400	

USE ONLY FOR FILING A PROVISIONAL APPLICATION FOR PATENT

【発明の名称】窒化ガリウム系半導体素子

【技術分野】

[0001]

本発明は、発光ダイオード (LED)、レーザーダイオード (LD) やpin型受光素 子等のp型窒化ガリウム系半導体層を備えた窒化ガリウム系半導体素子に関する。 【背景技術】

[00.02]

組成式 $Al_XGa_YIn_ZN$ (0 \leq X, Y, Z \leq 1、X+Y+Z=1) 等で表記される 窒化ガリウム (GaN) 系半導体材料は、短波長可視光から紫外光領域に相当するエネル ギーの直接遷移型のバンドギャップ (band gap) を有するため、従来から、青色 、緑色、或いは紫外LEDやLD等のpn接合型構造の発光素子を構成するに利用されて いる (例えば、特許文献1参照)。

[0003]

pn接合型窒化ガリウム系半導体発光素子を構成するための、p型伝導性のGaNとし て添加して形成されている。例えば、GaN層にイオン注入手段に依り、マグネシウム(Mg) や亜鉛(Zn)等の第II族不純物を添加する技術が既に開示されている(例えば、 特許文献2参照)。

[0004]

第II族不純物を添加した窒化ガリウム系半導体層は、しかしながら、そのままではp型 の伝導を呈する良導層とは一般にならない。この原因は、例えば、気相成長時に成長環境 から層内に浸透して来る水素(H)が、添加された第H族不純物を電気的に補償し、不活 性化させるためとされている。このため、従来では、第11族不純物を添加した窒化ガリウ ム系半導体層を形成した後、層内の水素を層外へ出来るだけ逸脱させるために熱処理(例 えば、特許文献3参照)を施す技術手段が採られている。その他、第11族不純物を電気的 に活性化させる技術手段として荷電粒子照射手段が既知である(例えば、特許文献4参照

【特許文献1】特公昭5.5- 3.83.4号公報 【特許文献2】特開昭5.1-7.1.5.90.号公報

【特許文献3】特開平6-237012号公報

[特許文献4] 特開昭53-20882号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

ところが、第II族元素をp型不純物として添加したGaN系半導体層から全んどの量の 水素を除去して得た低抵抗でp型の導電層を利用して、例えば、pn接合型LEDを構成 しても、必ずしも良好な整流特性或いは静電耐圧特性が安定して得られるとは限らない。 特に、静電耐圧に関しては、p型GaN系半導体層を設けるための基板として、導電性の 例えば、珪素 (Si) 単結晶 (シリコン)、炭化珪素 (SiC)、及び砒化ガリウム (G aAs) を用いた場合でさえも、必ずしも安定して良好とはならないのが現状である。

[0006]

禁止体幅が広く、且つ高抵抗な層を挿入して、例えば、局所的な耐圧不良(10cal breakdown)を防止する一手段も考慮される。しかし、この様な高抵抗の層を 利用して、例えば、オーミック電極を形成するためのコンタクト(contact)層と して利用し、其処にオーミック電極を設けて、例えば、GaN系半導体LEDやLDを構 成しても、順方向電圧(Vf)或いは閾値電圧(Vth)が徒に増加してしまう問題点が あった。

[0007]

本発明は、上記の様な従来のp型GaN系半導体層を用いて構成された、例えば窒化力 リウム系LEDに於ける静電耐圧の不安定さや例えば、順方向電圧の増加を克服する目的 でなされたものである。本発明は、特に、第11族不純物が添加されたGaN系半導体層の 内部に含まれる水素を、故意に層外へ除去するのではなく、層内の特定領域においてその まま層内へ残存させ、尚且つ、特定領域状の層(表層部)には、低抵抗の領域(低抵抗層)を設けて、静電耐圧を向上させた、低順方向電圧等を有するGaN系半導体素子を提供 する。

【課題を解決するための手段】

本発明は上記の課題を解決するためになされたもので以下の各項の発明からなる。

- p型不純物を含み、p型の伝導性を示す窒化ガリウム(GaN)系化合物半導体 層(p型層)を備えてなる、窒化ガリウム系半導体素子に於いて、p型層は表層部とそれ より内部の深底部からなり、深底部はp型不純物と、p型の伝導性を失わない範囲で水素 とを共存させた領域であり、表層部は、III族構成元素とV族構成元素とを、非化学論的 な原子濃度比率で含む領域を有することを特徴とするp型層を含む窒化ガリウム系半導体
- p型層の深底部の厚さがp型層の厚さの40~99.9%である上記(1)に記 素子。 (2) 載の窒化ガリウム系半導体素子。
- p型層の深底部の水素濃度が1×10^{18cm-3}以上、不純物濃度が1×10 $18\,\mathrm{c\,m^{-3}} \sim 1 \times 10^{\,2\,1}\,\mathrm{c\,m^{-3}}$ である上記(1)又は(2)に記載の窒化ガリウム 系半導体素子。

- 深底部の水素濃度が不純物濃度以下であることを特徴とする上記(1)~(3) [0009] (4) のいずれかに記載の窒化ガリウム系半導体素子。
- III族構成元素とV族構成元素とを、非化学論的な原子濃度比率で含む領域の厚 さがp型層の表面から $1\sim10$ n mの範囲である上記(1) \sim (4)のいずれか1 項に記
- 載の窒化ガリウム系半導体素子。 p型層の表層部の表面にGa元素が析出していることを特徴とする上記(1)~
 - (5) のいずれか1項に記載の窒化ガリウム系半導体素子。
- p型層の表面に、III族構成元素とV族構成元素とを、非化学論的な原子濃度比 率で含む窒化ガリウム系半導体材料が接合されている、ことを特徴とする上記(1)~(6) のいずれか1項に記載のp型層を含む窒化ガリウム系半導体素子。
- p型層の表面に接合されている窒化ガリウム系材料が被化学論理的な原子比率の 燐化ホウ素 (BP) である上記 (7) に記載の窒化ガリウム系半導体素子。

【発明の効果】

本発明に依れば、水素を残留させた高抵抗の領域を層の深底部に内在させ、且つ、その 深底部の上方の層の表層部に、非化学量論的な組成を有する領域を設けた、p型不純物を 添加したp型GaN系半導体層を利用してGaN系半導体発光素子を形成することとした ので、静電耐圧に優れると共に順方向電圧の低い例えば、GaN系半導体LEDを構成す ることができる。

【発明を実施するための最良の形態】

本発明の窒化ガリウム系半導体素子はp型の伝導性を示す窒化ガリウム(GaN)化合 物半導体層(p型層)を備えており、そのp型層は表層部とそれよりも内部の深底部から なり

その深底部はp型不純物と共に所定の範囲で水素が共存し、また表層部はIII族構成元 素とV族構成とを非化学論的な原子濃度比率で含む領域を有していることが特徴である。

半導体素子のその他の構成は従来公知のものをそのまま利用することができる。素子の 基板には結晶、望ましくは単結晶からなる基板を用いる。例えば、サファイア、立方晶及 び六方晶のSiC等である。さらに、燐化ガリウム(GaP)、GaAs、シリコン、酸 化亜鉛(ZnO)、GaN単結晶を用いることができる。p型層を、それとは格子整合し ない結晶基板上に積層するに際しては、シーディングプロセス(Seeding Process:SP)法(特開2003-243302号公報)と呼ばれる格子不整合結晶エピタキシャル成長技術を好都合に利用できる。

[0012]

本発明におけるp型層はp型GaN系クラッド層などp型GaN系コンタクト層などp型のGaN系層であれば制限なく適用することができ、これらの層の少なくとも一つの層に適用することができる。

p型層を成長させるには、分子線エピタキシャル(MBE)、有機金属化学的気相堆積(MOCVD)、ハイドライド気相成長(HVPE)などの気相成長手段を利用することができる。GaN系半導体層を構成する窒素の原料(窒素源)としてアンモニア、ヒドラジン、アジ化物などを用いることができる。また、第III族構成元素の原料として、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリメチルアルミニウムなどを用いることができる。

[0013]

p型層の気相成長時に添加するp型不純物(ドーパント)しては、Mg、亜鉛(Zn)、ベリリウム(Be)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、カドミウム(Cd)、及び水銀(Hg)等の第II族元素を例示できる。炭素(C)等の第IV族に属する両性(amphoteric)不純物もあるが(寺本 巌著、「半導体デバイス概論」、(株)培風館、1995年3月30日発行、初版、113頁参照)、Mg等の第II族元素をp型不純物として利用するのが望ましい。

[0014]

Mg等のp型不純物は、p型層内の表層部と深底部でその濃度は殆ど変わらず大凡 5×10^{18} cm $^{-3}$ 以上で、 1×10^{20} cm $^{-3}$ 以下である。p型層内の表層部には水素は少ないが、深底部には水素がp型の伝導性を失わない範囲で含有している。その量は一般的には 1×10^{18} 以上、好ましくは $1\times10^{18}\sim1\times10^{20}$ である。ここでp型の伝導性を失わないとは例えば抵抗値で表せば $10\mu\Omega$ 程度以下である。p型層の内部のp型不純物及び水素原子の濃度は、一般的な2次イオン質量分析法(SIMS)、オージェ(Auger)電子分光法(AES)等の分析手段に依り定量できる。

[0015]

p型層の深底部を含む全体の膜厚(全厚)は、一般的には 0.5μ m以下であり、望ましくは、 0.2μ m以下、更に望ましくは、 0.1μ m以下である。膜厚の下限は1nm程度である。p型層の全厚は、気相成長時に於ける、成長反応系への第III族構成元素の原料の供給時間を調節すれば、制御できる。p型層の全厚は、例えば、光学顕微鏡、走査型電子顕微鏡(SEM)、透過型電子顕微鏡(TEM)等の観察より知れる。この様な全厚を有するp型層にあって、本発明では、層内の深底部に敢えて、水素を特定の範囲で残存させる。深底部とはp型層の表面からみた奥部であり、図1の例で示すとコンタクト層107-1の領域である。

[0016]

添加した p型不純物を電気的に不活性化させるために水素を残存させると、順方向電圧 (Vf) や閾値電圧 (Vth) が増加することも考えられるが、膜厚が薄いため現実には 殆ど影響がない。深底部の厚さは、p型層の厚さに対して、40%以上で99.9%以下の厚さが好ましく、特にp型層の厚さに対し、70%以上で99.9%以下の領域が更に 好ましい。p型層内の表層部と深底部の境界面はp型層で最も高い水素濃度の2/3の濃度の位置としSIMSで判別する。

[001.7]

p型不純物と電気的に不活性な複合体を形成している殆ど全ての水素を層外へできるだけ逸脱させる従来の熱処理手段は、本発明に係わる深底部の領域に特定量の水素を残存させる技術手段とは異なるものである。

本発明では、p型不純物を添加してp型不純物を含む層を形成したる後、不活性ガスを 主体として構成した雰囲気内に於いて熱処理し、特定量のの水素を残存させた領域を形成 することができる。

熱処理は、成長を行った成長炉を用いても良い。冷却を開始する温度がp型不純物を含む層の形成温度である場合、冷却速度が大きい程、水素を残存させた領域の厚みは減少する。また、冷却速度が同一である場合、冷却を開始する温度が高温である程、水素を残存させた領域の厚みは減少する。

[0018]

p型不純物を含む層の冷却は、例えば、窒素(N_2)、アルゴン(A_1)、ヘリウム(H_2)等の不活性ガスと水素(H_2)ガスとの混合雰囲気内でも実施できる。水素の体積含有率をより大とする雰囲気中で冷却すると、水素を残存させた領域の厚みをより増加させられる。しかし、水素ガスの体積含有率は40%以下とするのが好適である。水素ガスの含有量を極端に大とすると、雰囲気中からp型不純物を含む層の内部へ入り込み水素の量が増えるため、水素を残存させる領域の厚みを良好に制御するに難を来たす。

[0019]

p型層内に特定量の水素を残存させる領域の厚みは、冷却開始温度、冷却速度、及び雰囲気の構成に加え、冷却を行う設備の形状等にも依存して異なるものとなる。このためこれらの条件は一概には規定できないが、MgをドーピングしたGaN層を、その成長温度である1050℃から、窒素95体積%-水素体積5%の混合雰囲気内で、室温に至る迄、冷却する場合、本発明に係わる水素を残存させた領域を形成するに適する冷却速度は、総じて、毎分40℃以上で120℃以下である。アルミニウム(A1)を含む例えば、A1<math>xGayN(0 \le X, Y \le 1, X+Y=1)層の場合、冷却速度はより小さい(遅い)場合も許容される。

。冷却速度並びに冷却する際の雰囲気ガスの構成を変化させても、p型層内に添加されたp型不純物の原子濃度の分布は、然して変化しない。

[0020]

p型層の層内の全てに水素を残存させると、また低い接触抵抗のオーミック電極の形成 を阻害する。これらのことから、p型層を、オーミック電極を形成するためのコンタクト (contact)層等として利用する場合、水素を残留させる領域を深部に設け、一方 で表面側は低抵抗としたp型層を用いるのが好都合である。

[0021]

本発明ではp型層内の表面部を低抵抗化(低い順方向電圧)するために表層部の少なくとも一部の領域をIII族元素とV族元素とを非化学量論的な比率で含む層とする。非化学量論的とは、例えばGaNの場合、GaとNの元素比率が1:1からずれていることを云う。化学量論的に組成のずれた低抵抗層は、p型層の表面から深さにして1nmから10nmの範囲に設けるのが望ましい。そして化学量論的な組成は、第III族構成元素を富裕とする側にずれているのが望ましく、さらに表面の1%以上から全面の領域においてGa元素が析出しているのが好ましい。本発明においてGaとNの組成比のずれはGaN化合物としての組成のずれの外、上記のGa元素の析出により、表層部全体として組成がずれる場合も含む。GaNから構成するにあって、化学量論的組成から、ガリウム(Ga)を富裕とする側にずれた組成の低抵抗のp型GaNから低抵抗層を構成する。

[0022]

p型層の表層部に化学量論的組成からずれたp型の低抵抗層を設けるには、例えば、MOCVD法等の気相成長手段によっても形成できる。例えば、p型不純物を含むp型GaN系半導体層を気相成長させるに併せて、所謂、V/III比率を変化させて形成できる。例えば、V/III比率が小となる様に、成長反応系へのV族構成元素の供給量を一定に保ちつつ、一方でIII族構成元素の供給量を増加させて、p型層の低抵抗層を形成する。逆に、III族構成元素の供給量を一定に保ちつつ、V族構成元素の供給量を減少させて、p型層の低抵抗層を形成する。

[002.3]

本発明の半導体素子はp型層の表面に、さらに化学量論的組成のずれた例えばp型Ga N系半導体層を設けることができる。その方法としては例えば、予め化学量論的な組成か らずらして得たターゲット材料や蒸着材料を使用して、一般的な高周波スパッタリング手段や蒸着手段で接合させる方法が挙げられる。また、MBE手段などを利用して、Gaを窒素より多量に供給しつつ、p型層の表面に化学量論的素子のずれたp型GaN系半導体層を成長させても良い。p型層内或いはp型層の表面に設けたIII族元素とV族元素の化学量論的なずれの量は、ごく僅かである。

[0024]

p型層の表面に接合させる非化学量論的な組成の材料は、p型層と同一のGaN系半導体材料と同一の材料から構成する必要は必ずしもない。例えば、水素原子を残留させてなる高抵抗の領域を内包するp型AlxGayN(0 \leq X, Y \leq 1, X+Y=1)層の表面に、例えば、非化学量論的な組成のp型燐化硼素(BP)系化合物半導体層を接合させても構わない。その他にGaN、AlGaNなども使用できる。特に、III族元素である硼素(B)を燐(P)に対し富裕に含む、単量体の燐化硼素(BP)からはアンドープで低抵抗のp型導電層を容易に構成できるので便利である。このBP等の厚さは 0.01μ m~ 1μ mが好ましい。

前述したp型層の表面に化学量論的に組成のずれたp型のGaN系半導体層を設ける方法は、またBP層の表層部の生成に用いることも可能である。

[0025]

表層部を非化学当量的組成として低抵抗化した領域、或いは表面に接合させた非化学量 論的な組成の低抵抗層は、その上に、低接触抵抗のp型オーミック電極を形成する上で優 位に作用する。従って、順方向電圧の低いLEDを供給するのに効果がある。

[0026]

(作用)

p型不純物を添加したGaN系半導体層内に残存させた水素は、同層の内部に高抵抗の 領域を創出する作用を有し、耐静電圧特性を向上させる。

残存させた水素によって形成される髙抵抗領域の上方のp型層の表層部に設けた非化学 量論的な組成からなるIII-V族元素層は、表層部を低抵抗化させる作用を有する。

p型層の表面に接合させて設けた非化学量論的な組成からなるIII-V族元素層は、電 極の接触抵抗を低下させる作用を有する。

【実施例】

[0027]

(実施例1)

本実施例では、p型層内に水素を残留させた領域(深底部)と、非化学的量論組成からなる領域を含む表層部を設けたp型GaN系半導体層を用いてGaN系半導体LEDを構成する場合を例にして本発明の内容を具体的に説明する。

[0028]

図1に本実施例に記載のLEDを作製するために使用した積層構造体11の断面模式図を示す。また、図2には、積層体11の上に電極を付けたLED10の平面模式図を示す

[0029]

[0030]

特に、MgドープGaNコンタクト層107は以下の手順に依り成長させた。

(1) MgドープのAlo. o 7 Gao. 98 Nクラッド層106の成長が終了した後、 成長反応炉内の圧力を 2×10^4 パスカル (Pa) とした。

(2) トリメチルガリウム ((CH3) 3Ga) とアンモニア (NH3) を原料とし、ビ スシクロペンタマグネシウム(bis-(CsHs) 2Mg)をMgのドーピング源とし て、1050℃でMgドープGaN層の気相成長を開始した。

(3) トリメチルガリウムとアンモニアとMgのドーピング源とを、成長反応炉内へ4分 間に亘り継続して供給して、層厚を80mmとするMgドープp型GaN層を成長させた 。この際、V/III (=NH3/(CH3) 3Ga) 比率は1. 9×10^4 とした。これ により深底部107-1を形成した。

(4) 次に、トリメチルガリウムの供給量を変化させずに、アンモニアの流量を急激に減 少させて、V/III比率を9×103とし、30秒間に亘り成長を継続して、Gaを富裕 とする非化学量論的な組成のGaN層を表層部107-2として成長させた。

(5)トリメチルガリウムとbisー(C5H5)2Mgの成長反応炉内への供給を停止 し、Mgドープp型GaN層の成長を停止した。

Mgドープp型GaN層107の気相成長を終了させた後、直ちに、基板101の加熱 するために利用していた、髙周波誘導加熱式ヒータへの通電を停止した。これより、各構 成層102~107を気相成長させた成長反応炉内で積層構造体11を1050℃から冷 却し始めた。冷却時の雰囲気は、積層構造体11の各構成層を気相成長させるに使用した 水素キャリアガスに、窒素を混合させて構成した。窒素と水素の混合比率は、体積比率で 95:5とした。1050℃から室温に至る迄、平均して毎分50℃の速度で降温した。

室温迄、冷却後、成長反応炉より積層構造体11を取り出し、MgドープGaN層10 7内でのマグネシウム及び水素の原子濃度を一般的なSIMS分析法で定量した。Mg原 子は、7×10¹⁹cm⁻³の濃度で、表面から深さ方向に略一定の濃度で分布していた 。一方、水素原子は、表層で多少、少なくなっているものの、表面から深さ30 n m より 深部では 6×10^{19} c m $^{-3}$ の略一定の濃度で存在していた。このため、この領域では 、殆どのMg原子が水素原子に因り電気的に不活性化されているため、高抵抗となってい た。MgドープGaN層107の表層部の表面にはGa元素が析出しており、これを含め て表層部にはGaとNの元素比率が1:1よりGaが多くなっていた。Ga元素が表面に 析出していることにより、電極との接触抵抗を下げることもできた。

上記のMgドープp型GaN層107を備えた積層構造体11を用いてLED10を作 製した。先ず、n型オーミック電極108を形成する予定の領域に一般的なドライエッチ ングを施し、その領域に限り、SiドープGaN層103の表面を露出させた。露出させ た表面部分には、チタン (Ti) /アルミニウム (A1) を重層させてなるn型オーミッ ク電極108を形成した。その他の領域に在る、表層部を、Gaを富裕とする非化学量論 的な組成とするMgドープp型GaN層107の表面の略全域には、発光層からの発光を サファイア基板101側へ反射する機能を持たせた、白金(P t)膜/ロジウム(R h) 膜/金 (Au) 膜を重層させたp型オーミック電極109を形成した。Mgドープp型G aN層107の表面と接触する金属膜は白金膜とした。

p型及びn型のオーミック電極108,109を形成した後、サファイア基板101の 裏面を、ダイヤモンド微粒などの砥粒を使用して研削し、基板101を約350 μ mから 約85 μmに薄板化した。最終的には、精密研磨により基板裏面を鏡面に仕上げた。その 後、積層構造体11を裁断し、350µm角の正方形の個別のLED10へと分離した。 次に、サブマウントに、オーミック電極108,109を各々、接着して、フリップ(f 1ip)型のチップとした。更にそれをリードフレーム上に載置した後、金(Au)線で リードフレームと結線した。

[0035]

フリップ型にマウントしたLEDのp側およびn側のオーミック電極108,109間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を20mAとした際の順方向電圧(Vf)は3.1Vであった。また、サファイア基板101より外部へ透過して来る発光の波長は455nmであった。また、一般的な積分球で測定された発光出力は10mWであった。この様な特性を示すLEDは、直径2インチの円形基板101の略全面に形成された外観不良品を除く約1000個のLEDについて、ばらつきなく得られた。

[0036]

また、LED10について、簡易な静電破壊試験を実施した。静電気が突発的に印加されるのを想定して、パルス(plus)電圧を電極間に瞬間的に加え、その後、逆方向での電極間ショート(短絡)の有無を調査した。100個の検体の内、1000Vのパルス電圧印加で破壊されるLEDチップは、1個であった。即ち、逆方向電圧(Vr)の不良発生率は、1%であった。

[0037]

(実施例2)

実施例2では、実施例1に記載したのと同一の積層構造体の表面に、非化学量論的な組成を有する材料を接合させて設けて、LEDを構成する場合を例にして、本発明の内容を説明する。

[0038]

図3に、本実施例に記載のLED20の断面模式図を示す。図1及び図2に掲示したのと同一の構成要素については同一の符号を付して、その説明を省略する。

[0039]

Mgドープp型GaN層107の気相成長を終了させた後、直ちに、基板101の加熱するために利用していた、高周波誘導加熱式ヒータへの通電を停止した。これより、各構成層102~107を気相成長させた成長反応炉内で積層構造体11を1050℃から冷却し始めた。冷却時の雰囲気は、積層構造体11の各構成層を気相成長させるに使用した水素キャリアガスに、窒素を混合させて構成した。窒素と水素の混合比率は、体積比率で9:1とした。1050℃から850℃に至る迄、毎分120℃の速度で降温した。

[0040]

次に、積層構造体 110 温度を 850 ℃に保持したままで、一般的な常圧(略大気圧) MOCVD手段により、Mgドープp型GaN層 107 の表面に、アンドープの燐化硼素 (BP) 層 110 を気相成長させた。燐化硼素層 110 は、トリエチル硼素 (C2Hs) 3B) とホスフィン (PH3) ガスを原料として成長させた。成長時のV/III比率 (=PH3/(C2H5) 3B比率) は、硼素 (B) を富裕とする燐化硼素層 110 を形成するため、10 とした。アンドープの燐化硼素層 110 はp型の伝導を呈し、室温でのキャリア (正孔) 濃度は 1×10^{19} cm $^{-3}$ で、抵抗率は 5×10^{-2} Ω・cmの低抵抗層となった。燐化硼素層 110 の化学量論的からのずれは、格子定数の差異からして 0.5 %程度であった。非化学量論的な組成のアンドープの燐化硼素層 110 の層厚は、0.1 10 mとした。

[0041]

SIMS分析に依れば、水素原子は、Mgドープp型GaN層107の表面から深さ15nmまでは 3×10^{19} cm $^{-3}$ で、深さ15nmより深部では 6×10^{19} cm $^{-3}$ の略一定の濃度で存在していた。一方、Mg原子は、同層107の表面から深さ方向に略一定の 7×10^{19} cm $^{-3}$ の濃度で存在した。即ち、下層106との接合界面から層厚の増加方向に85nmの厚さに至るMgドープp型GaN層107の深底部には、Mgと水素の原子が略同一の濃度で存在する高抵抗領域が形成されていた。Mgドープp型GaN層107の電流一電圧 (I-V) 特性から高抵抗領域の抵抗率は約100·cmであると推定された。

[0042]

実施例1に記載したのと同様に、n型オーミック電極108をn型GaN層103に設 けた。一方のp型オーミック電極109は非化学量論的な組成のアンドープ燐化硼素層に 設けて図3に断面図で示す積層体20を構成した。フリップ型にマウントした積層体20 のp側およびn側のオーミック電極108,109間に順方向電流を流して電気的特性及 び発光特性を評価した。順方向電流を20mAとした際の順方向電圧(Vf)は3.0V であり、実施例1のLEDチップ10より低値となった。また、サファイア基板101よ り外部へ透過して来る発光の波長は455nmであった。また、一般的な積分球で測定さ れた発光出力は12mWであった。この様な特性を示すLEDは、直径2インチの円形基 板101の略全面に形成された外観不良品を除く約10000個のLEDについて、ばら つきなく得られた。

また、積層体20について、簡易な静電破壊試験を実施した。静電気が突発的に印加さ れるのを想定して、パルス(plus)電圧を電極間に瞬間的に加え、その後、逆方向で の電極間ショート (短絡) の有無を調査した。100個の検体の内、1000 V のパルス 電圧印加で破壊されるLEDチップは、1個であった。即ち、逆方向電圧(V r)の不良 発生率は、1%であった。

【産業上の利用可能性】

本発明の半導体素子は発光ダイオード、レーザーダイオードやpin型受光素子等に利 用される。

【図面の簡単な説明】

[0045]

- 【図1】実施例1に記載の積層構造体の積層構成を示す断面模式図である。
- 【図2】実施例1に記載のLEDの平面模式図である。
- 【図3】実施例2に記載の積層構造体の断面模式図である。


【符号の説明】

[0046]


- 10 LED
- 11、20 積層構造体
- 101 結晶基板
- 102 アンドープGaN層
- n型GaN層 . 103
- n型AlGaNクラッド層 104
- 多重量子井戸構造発光層 105
- p型AIGaNクラッド層 106
- 107 p型GaNコンタクト層
 - p型GaNコンタクト層の表層部 1.07 - 1
- p型GaNコンタクト層の深底部 -107-2
 - 108 n型オーミック電極
 - p型オーミック電極 109
 - 非化学量論的な燐化ホウ素層

Masato KOBAYAKAWA, et al GALLIUM NITRIDE-BASED...... March 16, 2004 Abraham J. Rosner (202) 293-7060 280400 1 of 2

【書類名】図面【図1】



[図2]



[図3]

